ในช่วงทศวรรษที่ผ่านมา แบนด์วิธและอัตราการส่งข้อมูลที่จำเป็นสำหรับแอปพลิเคชันคอมพิวเตอร์ได้เพิ่มขึ้นทุกปี ในอุตสาหกรรมหลักๆ ความต้องการแบนด์วิธจะเพิ่มขึ้นสองเท่าทุกๆ สามปีโดยประมาณ สาเหตุหลักมาจากอัตราการเติบโตต่อปีสูงถึง 45% สำหรับบริการโทรคมนาคม บริการคอมพิวเตอร์คลาวด์ และผู้ให้บริการเทคโนโลยีสารสนเทศ โดยเฉพาะอย่างยิ่งในภาคการธนาคาร หลักทรัพย์ และประกันภัย นอกจากนี้ บริษัทปัญญาประดิษฐ์ (AI) ที่ใช้โมเดลภาษาขนาดใหญ่ (LLM) ก็ยังคงขยายธุรกิจอย่างต่อเนื่องเช่นกัน ระบบอัตโนมัติทางอุตสาหกรรม รวมถึงการตรวจจับโดยใช้ AI และยานพาหนะอัตโนมัติ ยังส่งเสริมความต้องการแบนด์วิธที่สูงขึ้นและความเร็วข้อมูลที่เร็วขึ้น
โครงสร้างพื้นฐานที่ให้ข้อมูลความเร็วสูงสำหรับแอปพลิเคชันเหล่านี้ประกอบด้วยเครือข่ายแบบมีสายและไร้สาย แต่ในการประมวลผลประสิทธิภาพสูง (HPC) อุปกรณ์ทดสอบความเร็วสูง และฮาร์ดแวร์สำหรับเล่นเกม การเชื่อมต่อระหว่างหน่วยประมวลผลกลางและอุปกรณ์ต่อพ่วงจะต้องรองรับอัตราการถ่ายโอนข้อมูลที่เพิ่มขึ้นอย่างต่อเนื่องด้วย
พลังแห่ง PCIe
อุปกรณ์เครือข่ายหรือส่วนประกอบที่เชื่อมต่อกับหน่วยประมวลผลกลางต้องการวิธีที่ง่ายในการส่งข้อมูลอย่างรวดเร็วและแม่นยำ ซึ่งเป็นเทคโนโลยีการเชื่อมต่อส่วนประกอบต่อพ่วง (PCI) ตลาดย่อยด้านการประมวลผลต่างๆ รวมถึงเซิร์ฟเวอร์และศูนย์ข้อมูล ยานยนต์และอุตสาหกรรม เวิร์กสเตชัน และอุปกรณ์พกพา ใช้สถาปัตยกรรมอนุกรมแบบจุดต่อจุดของ PCI Express (PCIe) เพื่อให้เกิดการรับส่งข้อมูลที่รวดเร็วและเชื่อถือได้
PCI-SIG เป็นคำย่อของกลุ่ม Peripheral Component Interdisciplinary Group ซึ่งเป็นพันธมิตรของบริษัทสมาชิกประมาณ 900 แห่งที่รับผิดชอบในการพัฒนาและจัดการมาตรฐานอุตสาหกรรมแบบเปิดสำหรับเทคโนโลยี PCIe (รูปที่ 1)
อัตราข้อมูลข้อมูลจำเพาะ PCIe (Gb/s)
(การเข้ารหัส) ทิศทางเดียว x16
แบนด์วิธของช่อง * รายปี
1.0 2.5 (8b/10b) 32 กิกะไบต์/วินาที 2546
2.0 5.0 (8b/10b) 64 กิกะไบต์/วินาที 2550
3.0 8.0 (128b/130b) 126 กิกะไบต์/วินาที 2010
4.0 16.0 (128b/130b) 252 กิกะไบต์/วินาที 2017
5.0 32.0 (128b/130b) 504 กิกะไบต์/วินาที 2019
6.0 64.0 (PAM-4, ฟลิท) 1024 กิกะไบต์/วินาที
(~1 เทระไบต์/วินาที) 2021
*- แบนด์วิดท์หลังจากหักค่าใช้จ่ายในการเข้ารหัสแล้ว
รูปที่ 1: ตั้งแต่ปี 2003 ข้อกำหนดส่วนประกอบการเชื่อมต่อ PCI ของ PCI-SIG ได้สนับสนุนอัตราการส่งข้อมูลที่เพิ่มขึ้นอย่างต่อเนื่อง (แหล่งรูปภาพ: PCI-SIG)
องค์กรได้เปิดตัวมาตรฐาน PCIe 1.0 ในปี 2546 ซึ่งรองรับการส่งข้อมูล 2.5 กิกะบิตต่อวินาที (GT/s) และตรงตามข้อกำหนดของมาตรฐานไร้สาย 3G ในขณะนั้น การอัปเดตที่ตามมาปูทางสำหรับปริมาณงาน I/O ที่เพิ่มขึ้นทุกปี ในขณะเดียวกันก็รับประกันความเข้ากันได้แบบย้อนหลัง ตัวอย่างเช่น อุปกรณ์ที่ตรงตามข้อกำหนด PCIe 5.0 สามารถรับอัตรา 32.0 GT/s ต่อช่องสัญญาณ และเข้ากันได้กับเครือข่าย 5G ที่จำเป็นสำหรับการสตรีมสื่อและการประมวลผล Edge
ปริมาณงานที่สูงขึ้นเหล่านี้ให้การสนับสนุนเวลาแฝงต่ำที่จำเป็นสำหรับ AI และการประมวลผล Edge ระบบอัตโนมัติทางอุตสาหกรรม อุปกรณ์ทดสอบ และการเล่นเกม สถาปัตยกรรมแบบจุดต่อจุดของเทคโนโลยี PCIe ยังสนับสนุนประสิทธิภาพการใช้พลังงานในระดับสูง ซึ่งเป็นข้อพิจารณาสำคัญสำหรับแอปพลิเคชันการประมวลผลขั้นสูง
รักษาความเย็นของส่วนประกอบ HPC
แม้ว่าอัตราข้อมูลที่ดีขึ้นและประสิทธิภาพการใช้พลังงานที่ได้รับจากเทคโนโลยี PCIe ล่าสุด แอปพลิเคชันการประมวลผลประสิทธิภาพสูง (HPC) เช่น การตรวจจับการฉ้อโกงทางการเงินแบบเรียลไทม์ ระบบการสร้างแบบจำลองภาษาใหญ่ของ AI และพลศาสตร์ของไหลในการคำนวณ (CFD) ยังคงต้องการโปรเซสเซอร์แบบขนานหลายตัว การจัดการการกระจายความร้อนและข้อจำกัดด้านพื้นที่ในขณะที่ตอบสนองความต้องการนี้ไม่ใช่เรื่องง่าย โดยเฉพาะอย่างยิ่งเมื่อมีการแข่งขันเพื่อแย่งชิงพื้นที่ระหว่างสายเคเบิลข้อมูลและช่องไหลเวียนของอากาศที่เชื่อมต่อส่วนประกอบและโปรเซสเซอร์
ในกรณีนี้ ผู้ออกแบบอุปกรณ์คอมพิวเตอร์ประสิทธิภาพสูงจะเปลี่ยนไปใช้ส่วนประกอบสายต่อขยาย PCIe แบบแบนและพับได้ เช่น ซีรีส์ 8KDx ของ 3M (รูปที่ 2)
ภาพส่วนประกอบสายเคเบิลต่อขยาย PCIe 5.0 ซีรีส์ 3M 8KDx
รูปที่ 2: ชุดสายเคเบิลต่อขยาย PCIe 5.0 ซีรีส์ 8KDx ของ 3M เป็นชุดสายเคเบิลแบบยืดหยุ่นแบบแบนที่สามารถพับได้เอง (แหล่งรูปภาพ: 3M)
ซีรีส์ 8KDx ได้รับการออกแบบตามมาตรฐาน PCIe 5.0 และเข้ากันได้กับระบบที่ออกแบบตามมาตรฐาน PCIe รุ่นแรกๆ มีสองรุ่นคือ x8 และ x16 โดยมีสายไฟแปดและสิบหกเส้นตามลำดับ จัดเตรียมตัวเลือกสำหรับการติดตั้งจัมเปอร์และเทอร์มินัลแบบยึดบนพื้นผิว (SMT)
ลวดชุบเงิน 30 AWG วางอย่างแม่นยำภายในชั้นป้องกันซ้อนกันอย่างต่อเนื่อง โดยมีความหนาโดยรวม 0.74 มม. คู่ตัวนำของสายไฟแบบดั้งเดิมนั้นถูกพันตามยาวด้วยชั้นป้องกันแบบเกลียว ในขณะที่ลวดต่อขยายซีรีส์ 8KDx นั้นบางและนุ่มกว่าเมื่อเปรียบเทียบกับมัน การออกแบบที่ยืดหยุ่นมากขึ้นทำให้สามารถมัดรวมและพับสายต่อขยาย PCIe หลายเส้นเข้าด้วยกันได้โดยไม่ปิดกั้นการไหลเวียนของอากาศที่สำคัญ (รูปที่ 3)
รูปภาพของลวด 30 AWG ที่มีการซ้อนอย่างต่อเนื่องและตำแหน่งที่แม่นยำ
รูปที่ 3: การเรียงซ้อนอย่างต่อเนื่องและการวางตำแหน่งที่แม่นยำของสาย AWG 30 เส้นช่วยให้ซีรีส์ 8KDx สามารถเชื่อมต่อส่วนประกอบต่างๆ ได้โดยไม่ขัดขวางการไหลของอากาศ (แหล่งรูปภาพ: 3M)
อุปกรณ์ทดสอบความเร็วสูงแบบซิงโครนัส
แอปพลิเคชันการประมวลผลประสิทธิภาพสูงอาศัยการประมวลผลแบบขนานเพื่อจัดการชุดข้อมูลขนาดใหญ่ ในขณะที่อุปกรณ์ทดสอบความเร็วสูงจะต้องเชื่อมต่อกับอุปกรณ์ต่อพ่วงอื่นๆ เช่น โปรเซสเซอร์ เครื่องกำเนิดสัญญาณ กราฟิกการ์ด และออสซิลโลสโคป ระบบเหล่านี้ต้องการสัญญาณซิงโครนัสและเวลาแฝงต่ำเพื่อให้แน่ใจว่าข้อมูลการทดสอบมีความถูกต้อง
PCIe 3.0、 มาตรฐาน 4.0 และ 5.0 รองรับการซิงโครไนซ์สัญญาณกับนาฬิกาเดียวหรือหลายนาฬิกา เทคโนโลยีที่ผลิตตามมาตรฐานเหล่านี้ เช่น ซีรีส์ 8KDx อาศัยการเข้ารหัส 128 b/130 b ในโปรโตคอลการเข้ารหัสนี้ แพ็กเก็ตข้อมูลประกอบด้วยข้อมูล 128 บิต ซึ่งล้อมรอบด้วย 2 บิตที่ทำเครื่องหมายจุดเริ่มต้นและจุดสิ้นสุดของแพ็กเก็ต บิตเริ่มต้นและสิ้นสุดใช้สำหรับการซิงโครไนซ์นาฬิกาและการตรวจจับข้อผิดพลาด ดังนั้นการใช้บิตที่เหลือในแพ็กเก็ตข้อมูลสำหรับการส่งข้อมูล
สายเคเบิลต่อขยาย PCIe ซีรีส์ 8KDx ใช้สายไฟที่มีความต้านทาน 87 ± 5 Ω เพื่อรับประกันความเร็วและความสมบูรณ์ของข้อมูลเพิ่มเติม เมื่อเชื่อมต่อกับอิมพีแดนซ์พื้นฐาน 85 Ω ของระบบที่สร้างขึ้นตามมาตรฐาน PCIe 3.0, 4.0 และ 5.0 ตัวนำเหล่านี้สามารถลดความไม่ตรงกันของอิมพีแดนซ์และการสะท้อนของสัญญาณให้เหลือน้อยที่สุด
นอกจากนี้ วิศวกรทดสอบยังสามารถใช้ความยืดหยุ่นและการออกแบบที่ประหยัดพื้นที่ของส่วนประกอบซีรีส์ 8KDx ได้อย่างมั่นใจ การทดสอบพบว่าเมื่อเทียบกับสายเคเบิลที่กางออก ความสมบูรณ์ของสัญญาณจะไม่ลดลงเมื่อสายเคเบิลพับเอง (รูปที่ 4)